本技術涉及顯示，尤其涉及一種移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路、顯示裝置。

背景技術：

1、目前的顯示面板可以采用陣列基板上柵極驅(qū)動集成(gate?driver?on?array，goa)電路作為柵極驅(qū)動電路，goa電路通常設置在顯示面板的邊框區(qū)域。對于一些大尺寸的顯示面板，由于goa電路占用較大的面板空間，會導致顯示面板的邊框增大，無法滿足用戶的窄邊框需求。

技術實現(xiàn)思路

1、本技術提供一種移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路、顯示裝置，可以解決現(xiàn)有的goa電路占用過多空間導致顯示面板邊框增大的問題。

2、第一方面，本技術提供一種移位寄存器，所述移位寄存器包括：

3、輸入電路，分別與信號輸入端、第一信號端、第一節(jié)點和第二節(jié)點電連接，被配置為響應于所述信號輸入端的輸入信號，根據(jù)所述第一信號端的第一電壓信號分別控制所述第一節(jié)點和所述第二節(jié)點的電位；

4、多個輸出電路，每個所述輸出電路分別與所述第二節(jié)點、第三節(jié)點、第二信號端、信號輸出端和電源端電連接，被配置為響應于所述第三節(jié)點的電位控制所述第二信號端與所述信號輸出端的通斷，以及，響應于所述第二節(jié)點的電位控制所述電源端與所述信號輸出端的通斷；

5、多個隔離電路，所述多個隔離電路與所述多個輸出電路一一對應設置，每個所述隔離電路分別與所述第一節(jié)點、第一控制端，以及所述隔離電路對應的所述輸出電路中的所述第三節(jié)點電連接，被配置為響應于所述第一控制端的第一控制信號控制所述第一節(jié)點與所述第三節(jié)點的通斷。

6、可選地，所述多個輸出電路包括：

7、級聯(lián)輸出子電路，分別與所述第二節(jié)點、第一上拉節(jié)點、第一時鐘端、級聯(lián)輸出端和所述電源端電連接，被配置為響應于所述第一上拉節(jié)點的電位控制所述第一時鐘端與所述級聯(lián)輸出端的通斷，以及，響應于所述第二節(jié)點的電位控制所述電源端與所述級聯(lián)輸出端的通斷；

8、多個驅(qū)動輸出子電路，每個所述驅(qū)動輸出子電路分別與所述第二節(jié)點、第二上拉節(jié)點、第二時鐘端、驅(qū)動輸出端和所述電源端電連接，被配置為響應于所述第二上拉節(jié)點的電位控制所述第二時鐘端與所述驅(qū)動輸出端的通斷，以及，響應于所述第二節(jié)點的電位控制所述電源端與所述驅(qū)動輸出端的通斷；其中，所述第三節(jié)點包括所述第一上拉節(jié)點和所述第二上拉節(jié)點，所述第二信號端包括所述第一時鐘端和所述第二時鐘端，所述信號輸出端包括所述級聯(lián)輸出端和所述驅(qū)動輸出端。

9、可選地，級聯(lián)輸出子電路包括第一降噪模塊；

10、所述第一降噪模塊分別與級聯(lián)輸出端、所述第二節(jié)點和所述電源端電連接，被配置為響應于所述級聯(lián)輸出端的級聯(lián)信號控制所述第二節(jié)點與所述電源端的通斷。

11、可選地，每個所述輸出電路包括：

12、第一輸出模塊，分別與所述第三節(jié)點、所述第二信號端和所述信號輸出端電連接，被配置為響應于所述第三節(jié)點的電位控制所述第二信號端與所述信號輸出端的通斷；

13、第二輸出模塊，分別與所述第二節(jié)點、所述信號輸出端和所述電源端電連接，被配置為響應于所述第二節(jié)點的電位控制所述電源端與所述信號輸出端的通斷。

14、可選地，所述多個隔離電路包括：

15、第一隔離模塊，分別與所述第一節(jié)點、所述第一控制端和所述級聯(lián)輸出子電路中的第一上拉節(jié)點電連接，被配置為響應于所述第一控制信號控制所述第一節(jié)點與所述第一上拉節(jié)點的通斷；

16、多個第二隔離模塊，所述多個第二隔離模塊與多個所述驅(qū)動輸出子電路一一對應設置，每個所述第二隔離模塊分別與所述第一節(jié)點、所述第一控制端和所述第二隔離模塊對應的所述驅(qū)動輸出子電路中的第二上拉節(jié)點電連接，被配置為響應于所述第一控制信號控制所述第一節(jié)點與所述第二上拉節(jié)點的通斷。

17、可選地，每個所述隔離電路包括隔離晶體管；

18、所述隔離晶體管的控制極與所述第一控制端電連接，所述隔離晶體管的第一極與所述第一節(jié)點電連接，所述隔離晶體管的第二極與所述隔離電路對應的所述輸出電路中的所述第三節(jié)點電連接；所述多個隔離電路中的所述隔離晶體管的晶體管類型相同。

19、可選地，所述輸入電路包括：

20、第一輸入子電路，分別與所述信號輸入端、所述第一信號端和所述第一節(jié)點電連接，被配置為響應于所述信號輸入端的輸入信號，根據(jù)所述第一電壓信號控制所述第一節(jié)點的電位；

21、第二輸入子電路，分別與所述信號輸入端、所述第一信號端和所述第二節(jié)點電連接，被配置為響應于所述信號輸入端的輸入信號，根據(jù)所述第一電壓信號控制所述第二節(jié)點的電位。

22、可選地，所述第一輸入子電路包括：第一輸入晶體管和第一重置晶體管，所述第一輸入晶體管和所述第一重置晶體管為相同類型的晶體管；

23、所述第一輸入晶體管的控制極與第一輸入端電連接，所述第一輸入晶體管的第一極與第一電壓端電連接，所述第一輸入晶體管的第二極與第一節(jié)點電連接；

24、所述第一重置晶體管的控制極與第二輸入端電連接，所述第一重置晶體管的第一極與所述第一節(jié)點電連接，所述第一重置晶體管的第二極與第二電壓端電連接；其中，所述信號輸入端包括所述第一輸入端和所述第二輸入端，所述第一信號端包括所述第一電壓端和所述第二電壓端。

25、可選地，所述第一輸入晶體管包括兩個相互串聯(lián)的第一子晶體管，兩個所述第一子晶體管的中間節(jié)點為第五節(jié)點；所述第一重置晶體管包括兩個相互串聯(lián)的第二子晶體管，所述第一子晶體管和所述第二子晶體管的晶體管類型相同。

26、可選地，所述第二輸入子電路包括：第二輸入晶體管，第二重置晶體管、第一控制晶體管和第二控制晶體管，所述第二輸入晶體管和所述第二重置晶體管為相同類型的晶體管；

27、所述第二輸入晶體管的控制極與第一輸入端電連接，所述第二輸入晶體管的第一極與第一電壓端電連接，所述第二輸入晶體管的第二極與第四節(jié)點電連接；

28、所述第二重置晶體管的控制極與第二輸入端電連接，所述第二重置晶體管的第一極與所述第四節(jié)點電連接，所述第二重置晶體管的第二極與第二電壓端電連接；

29、所述第一控制晶體管的控制極與所述第四節(jié)點電連接，所述第一控制晶體管的第一極與所述第二節(jié)點電連接，所述第一控制晶體管的第二極與所述電源端電連接；

30、所述第二控制晶體管的控制極與所述第二節(jié)點電連接，所述第二控制晶體管的第一極與所述第四節(jié)點電連接，所述第二控制晶體管的第二極與所述電源端電連接。

31、可選地，所述電源端包括第一電源端和第二電源端，所述第一電源端提供的電源電壓的絕對值小于所述第二電源端提供的電源電壓的絕對值；

32、所述多個輸出電路中驅(qū)動輸出子電路的第二輸出模塊分別與所述第二節(jié)點、驅(qū)動輸出端和所述第一電源端電連接；

33、所述輸入電路中第二輸入子電路的第一控制晶體管的第二極和第二控制晶體管的第二極分別與所述第二電源端電連接。

34、可選地，所述輸入電路還包括：

35、下拉模塊，分別與所述第一節(jié)點、所述第二節(jié)點和所述電源端電連接，被配置為根據(jù)所述第一節(jié)點的電位控制所述第二節(jié)點與所述電源端之間的通斷。

36、可選地，所述下拉模塊包括下拉晶體管，所述下拉晶體管的控制極與所述第一節(jié)點電連接，所述下拉晶體管的第一極與所述第二節(jié)點電連接，所述下拉晶體管的第二極與所述電源端電連接。

37、可選地，所述輸入電路還包括：

38、復位模塊，分別與復位信號端、所述第一節(jié)點和所述電源端電連接，被配置為響應于所述復位信號端的復位信號控制所述第一節(jié)點與所述電源端的通斷。

39、可選地，所述復位模塊包括兩個相互串聯(lián)的第五子晶體管，兩個所述第五子晶體管的控制極均與所述復位信號端電連接，一個所述第五子晶體管的第一極與所述第一節(jié)點電連接，另一個所述第五子晶體管的第二極與所述電源端電連接。

40、可選地，每個所述輸出電路包括第二降噪模塊；

41、所述第二降噪模塊分別與所述第二節(jié)點、所述第三節(jié)點和所述電源端電連接，被配置為響應于所述第二節(jié)點的電位控制所述第三節(jié)點與所述電源端的通斷。

42、可選地，所述第二降噪模塊包括兩個相互串聯(lián)的第三子晶體管，兩個所述第三子晶體管的控制極均與所述第二節(jié)點電連接，一個所述第三子晶體管的第一極與所述第三節(jié)點電連接，另一個所述第三子晶體管的第二極與所述電源端電連接。

43、可選地，所述輸入電路包括：

44、第三降噪模塊，分別與所述第一節(jié)點、所述第二節(jié)點和所述電源端電連接，被配置為根據(jù)所述第二節(jié)點的電位控制所述第一節(jié)點與所述電源端的通斷。

45、可選地，所述第三降噪模塊包括兩個相互串聯(lián)的第四子晶體管，兩個所述第四子晶體管的控制極均與所述第二節(jié)點電連接，一個所述第四子晶體管的第一極與所述第一節(jié)點電連接，另一個所述第四子晶體管的第二極與所述電源端電連接。

46、第二方面，本技術提供一種柵極驅(qū)動電路，包括：m個如第一方面的移位寄存器，m個所述移位寄存器級聯(lián)；

47、第1級所述移位寄存器的第一輸入端用于接收掃描開啟信號；

48、第m級所述移位寄存器的級聯(lián)輸出端與第m-1級所述移位寄存器的第二輸入端電連接，第m級所述移位寄存器的所述級聯(lián)輸出端還與第m+1級的所述移位寄存器的所述第一輸入端電連接；

49、其中，2≤m≤m，且m，m分別為正整數(shù)。

50、第三方面，本技術提供一種顯示裝置，所述顯示裝置包括：像素，以及如第一方面的移位寄存器；

51、所述移位寄存器的多個輸出電路包括級聯(lián)輸出子電路和n個驅(qū)動輸出子電路，所述n個驅(qū)動輸出子電路與n行像素一一對應設置，每個所述驅(qū)動輸出子電路的驅(qū)動輸出端與所述驅(qū)動輸出子電路對應的一行像素中驅(qū)動晶體管的控制極電連接。

52、可選地，所述移位寄存器還包括兩個相互串聯(lián)的防漏電晶體管，兩個所述防漏電晶體管的控制極與所述第一上拉節(jié)點電連接；

53、兩個所述防漏電晶體管的其中一個所述防漏電晶體管的第一極與目標節(jié)點電連接，另一個所述防漏電晶體管的第二極與第三電源端電連接；兩個所述防漏電晶體管被配置為響應于所述第一上拉節(jié)點的電位控制所述目標節(jié)點與所述第三電源端的通斷；

54、其中，所述目標節(jié)點包括第五節(jié)點、第六節(jié)點、第七節(jié)點、第八節(jié)點和第九節(jié)點中的至少一個，所述第五節(jié)點是兩個第一子晶體管的中間節(jié)點，所述第六節(jié)點是兩個第二子晶體管的中間節(jié)點，所述第七節(jié)點是兩個第三子晶體管的中間節(jié)點，所述第八節(jié)點是兩個第四子晶體管的中間節(jié)點，所述第九節(jié)點是兩個第五晶體管的中間節(jié)點。

55、第四方面，本技術提供一種移位寄存器的驅(qū)動方法，用于控制如第一方面所述的移位寄存器，所述方法包括：

56、輸出階段，在向第二信號端發(fā)送時鐘信號之前，向第一控制端發(fā)送具有第一電平的第一控制信號，以使所述移位寄存器的隔離電路將多個輸出電路中的第三節(jié)點相互隔離。

57、可選地，所述方法還包括：

58、預充電階段，向信號輸入端發(fā)送具有第一電平的輸入信號，并向所述第一控制端發(fā)送具有第二電平的第一控制信號，以使所述第一信號端提供的第一電壓信號對所述第三節(jié)點預充電；

59、所述輸出階段，在向第二信號端發(fā)送時鐘信號之前，向第一控制端發(fā)送具有第一電平的第一控制信號，包括：

60、所述輸出階段，在向所述第二信號端發(fā)送所述時鐘信號之前，向所述第一控制端發(fā)送所述具有第一電平的第一控制信號，以斷開第一節(jié)點與所述隔離電路對應的輸出電路中第三節(jié)點之間的連接；其中，所述具有第二電平的第一控制信號與所述具有第一電平的第一控制信號對應的電平狀態(tài)相反。

61、可選地，所述方法還包括：

62、預充電階段，向信號輸入端發(fā)送具有第一電平的輸入信號，并向所述第一控制端發(fā)送具有第二電平的第一控制信號，以使所述第一信號端提供的第一電壓信號對所述第三節(jié)點預充電；

63、所述輸出階段，在向第二信號端發(fā)送時鐘信號之前，向第一控制端發(fā)送具有第一電平的第一控制信號，包括：

64、所述輸出階段，在向所述第二信號端發(fā)送所述時鐘信號之前，向所述第一控制端發(fā)送所述具有第一電平的第一控制信號，以斷開第一節(jié)點與所述隔離電路對應的輸出電路中第三節(jié)點之間的連接；

65、其中，所述具有第二電平的第一控制信號與所述具有第一電平的第一控制信號對應的電平狀態(tài)相同，且所述具有第二電平的第一控制信號與所述具有第一電平的第一控制信號之間差值的絕對值大于目標損失值，所述目標損失值為所述第一電壓信號從所述第一信號端傳輸?shù)剿龅谌?jié)點的電壓損失值。

66、可選地，所述方法還包括：

67、所述輸出階段，在向所述第一控制端發(fā)送所述具有第一電平的第一控制信號之后，向多個驅(qū)動輸出子電路電連接的第二時鐘端發(fā)送第二時鐘信號；其中，所述第二時鐘信號的有效電平區(qū)間的寬度大于1倍行掃描時長，且相鄰兩行像素對應的所述驅(qū)動輸出子電路的所述有效電平區(qū)間之間有交疊。

68、可選地，所述方法還包括：

69、正向掃描期間，向第一電壓端提供第一子電壓，向第二電壓端提供第二子電壓，并在所述輸出階段內(nèi)按照第一順序向多個驅(qū)動輸出子電路電連接的第二時鐘端發(fā)送第二時鐘信號；其中，所述第一子電壓與所述第二子電壓對應的電平狀態(tài)相反；

70、反向掃描期間，向所述第一電壓端提供所述第二子電壓，向所述第二電壓端提供所述第一子電壓，并在所述輸出階段內(nèi)按照第二順序向所述第二時鐘端發(fā)送第二時鐘信號；其中，所述第一順序和所述第二順序為相反的順序。

71、本技術提供的一種移位寄存器及其驅(qū)動方法、柵極驅(qū)動電路、顯示裝置，至少具有以下優(yōu)點：移位寄存器包括輸入電路、多個輸出電路，以及與多個輸出電路一一對應設置的多個隔離電路，這樣可以通過多個輸出電路輸出多行像素對應的掃描信號，使得多行像素共用一個移位寄存器，從而降低goa電路對面板邊框空間的占用，有利于顯示面板實現(xiàn)窄邊框。由于多個隔離電路與多個輸出電路一一對應設置，當隔離電路導通第一節(jié)點與第三節(jié)點之間的連接時，第一電壓信號可以經(jīng)由隔離電路傳輸至第三節(jié)點，進而改變輸出電路中第三節(jié)點的電位，而當隔離電路斷開第一節(jié)點與第三節(jié)點之間的連接時，多個輸出電路中的第三節(jié)點之間相互隔離，使得多個輸出電路互不干擾，可以避免不同的輸出電路之間相互耦合導致輸出不一致的問題。