本發(fā)明涉及脈沖信號(hào)產(chǎn)生領(lǐng)域，特別涉及一種微處理器的整數(shù)頻率信號(hào)產(chǎn)生電路及產(chǎn)生方法。
背景技術(shù)：
1、在電力電子設(shè)備系統(tǒng)中，常常需要整數(shù)頻率信號(hào)，例如測(cè)試測(cè)量?jī)x器中，整數(shù)頻率信號(hào)用于生成基帶信號(hào)，滿(mǎn)足各種測(cè)試需求，另外整數(shù)頻率信號(hào)還應(yīng)用于各種需要精確頻率控制的場(chǎng)合，例如精確計(jì)時(shí)、頻率標(biāo)準(zhǔn)等。
2、現(xiàn)有技術(shù)下，設(shè)備中的微處理器輸出的頻率信號(hào)的占空比和翻轉(zhuǎn)寄存器的分頻值相關(guān)，頻率信號(hào)的頻率是通過(guò)配置分頻寄存器的分頻值實(shí)現(xiàn)的。計(jì)數(shù)器是在一系列的規(guī)則脈沖信號(hào)（稱(chēng)之為時(shí)鐘）下工作的，所以頻率信號(hào)的頻率變化是以時(shí)鐘為單位的。而微處理器的時(shí)鐘頻率大多都是幾十mhz~幾百mhz不等，達(dá)不到ghz的標(biāo)準(zhǔn)，所以頻率信號(hào)想要實(shí)現(xiàn)皮秒(ps)級(jí)別的改變是不現(xiàn)實(shí)的。例如微處理器的工作時(shí)鐘為100mhz，周期為10ns，想要實(shí)現(xiàn)175khz的頻率信號(hào)，其分頻值為571.428，整數(shù)部分可以通過(guò)配置分頻寄存器實(shí)現(xiàn)，小數(shù)部分就沒(méi)法實(shí)現(xiàn)了，因?yàn)榉诸l寄存器的值每增加1就代表計(jì)數(shù)器多計(jì)數(shù)一次，小數(shù)部分代表小于1個(gè)時(shí)鐘計(jì)算。所以無(wú)法實(shí)現(xiàn)任意整數(shù)頻率信號(hào)的輸出。
技術(shù)實(shí)現(xiàn)思路
1、為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種微處理器的整數(shù)頻率信號(hào)產(chǎn)生電路及產(chǎn)生方法，以達(dá)到可實(shí)現(xiàn)任意整數(shù)頻率信號(hào)輸出的目的。
2、為達(dá)到上述目的，本發(fā)明的技術(shù)方案如下：
3、一種微處理器的整數(shù)頻率信號(hào)產(chǎn)生電路，包括翻轉(zhuǎn)寄存器、分頻寄存器、計(jì)數(shù)器、頻率信號(hào)翻轉(zhuǎn)模塊、整數(shù)頻率計(jì)算單元和延時(shí)單元；
4、所述翻轉(zhuǎn)寄存器用于頻率信號(hào)占空比的控制，供用戶(hù)配置其分頻值；
5、所述分頻寄存器用于頻率信號(hào)的整數(shù)分頻，供用戶(hù)配置其分頻值，當(dāng)用戶(hù)計(jì)算的分頻值包含小數(shù)時(shí)，將分頻值的整數(shù)部分配置到分頻寄存器中，分頻值的整數(shù)部分的1/2配置到翻轉(zhuǎn)寄存器中，分頻值的小數(shù)部分轉(zhuǎn)換成16進(jìn)制后配置到整數(shù)頻率計(jì)算單元中；
6、所述計(jì)數(shù)器用于使能信號(hào)的產(chǎn)生，當(dāng)計(jì)數(shù)器的計(jì)數(shù)值等于翻轉(zhuǎn)寄存器的分頻值時(shí)，輸出使能信號(hào)1給頻率信號(hào)翻轉(zhuǎn)模塊和整數(shù)頻率計(jì)算單元，當(dāng)計(jì)數(shù)器的計(jì)數(shù)值等于分頻寄存器的分頻值時(shí)，輸出使能信號(hào)2給頻率信號(hào)翻轉(zhuǎn)模塊；
7、所述頻率信號(hào)翻轉(zhuǎn)模塊用于頻率信號(hào)的產(chǎn)生，當(dāng)使能信號(hào)1有效時(shí)，頻率信號(hào)翻轉(zhuǎn)模塊將頻率信號(hào)輸出高電平脈沖，當(dāng)使能信號(hào)2有效時(shí)，頻率信號(hào)翻轉(zhuǎn)模塊將頻率信號(hào)輸出低電平脈沖；
8、所述整數(shù)頻率計(jì)算單元用于在使能信號(hào)1有效時(shí)，計(jì)算分頻值的小數(shù)部分的延時(shí)級(jí)數(shù)，并發(fā)送給延時(shí)單元；
9、所述延時(shí)單元用于根據(jù)整數(shù)頻率計(jì)算單元發(fā)來(lái)的延時(shí)級(jí)數(shù)，將頻率信號(hào)翻轉(zhuǎn)模塊輸出的頻率信號(hào)進(jìn)行小于一個(gè)時(shí)鐘周期的延時(shí)，并輸出整數(shù)頻率信號(hào)。
10、上述方案中，所述整數(shù)頻率計(jì)算單元包括小數(shù)寄存器、整數(shù)計(jì)算模塊和延時(shí)級(jí)數(shù)計(jì)算模塊；
11、所述小數(shù)寄存器用于接收用戶(hù)配置的分頻值的小數(shù)部分，并輸出給整數(shù)計(jì)算模塊；
12、所述整數(shù)計(jì)算模塊用于接收小數(shù)寄存器發(fā)來(lái)的分頻值，在使能信號(hào)1有效時(shí)，計(jì)算頻率信號(hào)的小數(shù)延時(shí)數(shù)，并將計(jì)算得到的小數(shù)延時(shí)數(shù)與256進(jìn)行比較，當(dāng)小數(shù)延時(shí)數(shù)小于256時(shí)，將其直接輸出給延時(shí)級(jí)數(shù)計(jì)算模塊；當(dāng)小數(shù)延時(shí)數(shù)大于256時(shí)，輸出配置使能給分頻寄存器，將分頻寄存器的分頻值在當(dāng)前值的基礎(chǔ)上加1，并將小數(shù)延時(shí)數(shù)減256后剩下的小數(shù)延時(shí)數(shù)輸出給延時(shí)級(jí)數(shù)計(jì)算模塊；
13、所述延時(shí)級(jí)數(shù)計(jì)算模塊用于根據(jù)整數(shù)計(jì)算模塊輸出的小數(shù)延時(shí)數(shù)進(jìn)行計(jì)算，得到延時(shí)級(jí)數(shù)，并發(fā)送給延時(shí)單元。
14、上述方案中，所述延時(shí)單元包括串聯(lián)的256個(gè)延時(shí)模塊和1個(gè)256選1選擇器；
15、所述延時(shí)模塊用于將頻率信號(hào)進(jìn)行延時(shí)，第1個(gè)延時(shí)模塊的輸入為頻率信號(hào)翻轉(zhuǎn)模塊產(chǎn)生的頻率信號(hào)，第i個(gè)延時(shí)模塊的輸入為ai，輸出為zi，每個(gè)延時(shí)模塊的輸出同時(shí)進(jìn)入下一級(jí)延時(shí)模塊和256選1選擇器；
16、所述256選1選擇器用于根據(jù)整數(shù)頻率計(jì)算單元發(fā)來(lái)的延時(shí)級(jí)數(shù)，選擇將某一個(gè)延時(shí)模塊的頻率信號(hào)輸出，即得到整數(shù)頻率信號(hào)，當(dāng)延時(shí)級(jí)數(shù)為x時(shí)，將第x個(gè)延時(shí)模塊的輸出zx輸出，即整數(shù)頻率信號(hào)為zx。
17、一種微處理器的整數(shù)頻率信號(hào)產(chǎn)生方法，采用如上所述的一種微處理器的整數(shù)頻率信號(hào)產(chǎn)生電路，包括如下步驟：
18、步驟1、用戶(hù)根據(jù)要實(shí)現(xiàn)的頻率信號(hào)計(jì)算分頻值，將分頻值的整數(shù)部分配置給分頻寄存器，將分頻值的整數(shù)部分的1/2配置給翻轉(zhuǎn)寄存器，將分頻值的小數(shù)部分進(jìn)行16進(jìn)制轉(zhuǎn)換后配置給小數(shù)寄存器；
19、步驟2、計(jì)數(shù)器開(kāi)始計(jì)數(shù)，當(dāng)計(jì)數(shù)器的計(jì)數(shù)值等于翻轉(zhuǎn)寄存器的分頻值時(shí)，輸出使能信號(hào)1，當(dāng)計(jì)數(shù)器的計(jì)數(shù)值等于分頻寄存器的分頻值時(shí)，輸出使能信號(hào)2；
20、步驟3、頻率信號(hào)翻轉(zhuǎn)模塊接收到使能信號(hào)時(shí)，產(chǎn)生頻率信號(hào)，當(dāng)使能信號(hào)1有效時(shí)，頻率信號(hào)翻轉(zhuǎn)模塊輸出高電平脈沖，當(dāng)使能信號(hào)2有效時(shí)，頻率信號(hào)翻轉(zhuǎn)模塊輸出低電平脈沖；
21、步驟4、當(dāng)使能信號(hào)1有效時(shí)，整數(shù)計(jì)算模塊開(kāi)始計(jì)算小數(shù)延時(shí)數(shù)，并與256比較，當(dāng)小數(shù)延時(shí)數(shù)小于256時(shí)，將其直接輸出給延時(shí)級(jí)數(shù)計(jì)算模塊；當(dāng)小數(shù)延時(shí)數(shù)大于256時(shí)，輸出配置使能給分頻寄存器，將分頻寄存器的分頻值在當(dāng)前值的基礎(chǔ)上加1，并將小數(shù)延時(shí)數(shù)減256后剩下的小數(shù)延時(shí)數(shù)輸出給延時(shí)級(jí)數(shù)計(jì)算模塊；
22、步驟5，延時(shí)級(jí)數(shù)計(jì)算模塊根據(jù)小數(shù)延時(shí)數(shù)計(jì)算出延時(shí)級(jí)數(shù)，發(fā)送給延時(shí)單元；
23、步驟6、延時(shí)單元中的256選1選擇器在接收到延時(shí)級(jí)數(shù)后，選擇對(duì)應(yīng)的延時(shí)模塊的頻率信號(hào)進(jìn)行輸出，即得到整數(shù)頻率信號(hào)。
24、進(jìn)一步的技術(shù)方案中，所述步驟1中，16進(jìn)制轉(zhuǎn)換的公式如下：
25、f=m×256；
26、其中，f為小數(shù)寄存器配置的分頻值，m為用戶(hù)計(jì)算的分頻值的小數(shù)部分。
27、進(jìn)一步的技術(shù)方案中，所述步驟4中，小數(shù)延時(shí)數(shù)的計(jì)算公式如下：
28、d=d+f；
29、其中，d為小數(shù)延時(shí)數(shù)，f為小數(shù)寄存器配置的分頻值。
30、進(jìn)一步的技術(shù)方案中，所述步驟5中，延時(shí)級(jí)數(shù)的計(jì)算公式如下：
31、n=(d×s+128)÷256；
32、其中，n為延時(shí)級(jí)數(shù)，d為小數(shù)延時(shí)數(shù)，s為步長(zhǎng)，即一個(gè)時(shí)鐘周期內(nèi)包含多少個(gè)延時(shí)模塊的延時(shí)；
33、s=w/p；
34、其中，w為時(shí)鐘周期，p為延時(shí)模塊的延時(shí)。
35、通過(guò)上述技術(shù)方案，本發(fā)明提供的一種微處理器的整數(shù)頻率信號(hào)產(chǎn)生電路及產(chǎn)生方法具有如下有益效果：
36、本發(fā)明所公開(kāi)的整數(shù)頻率信號(hào)輸出電路在用戶(hù)不改變翻轉(zhuǎn)寄存器、分頻寄存器和小數(shù)寄存器的分頻值的前提下，通過(guò)整數(shù)頻率計(jì)算單元的整數(shù)計(jì)算模塊和延時(shí)級(jí)數(shù)計(jì)算模塊，自動(dòng)改變分頻寄存器的分頻值和延時(shí)級(jí)數(shù)，延時(shí)級(jí)數(shù)控制延時(shí)單元中256選1選擇器用于選擇延時(shí)單元中相應(yīng)的延時(shí)模塊的頻率信號(hào)輸出，實(shí)現(xiàn)了整數(shù)頻率信號(hào)的產(chǎn)生。
1.一種微處理器的整數(shù)頻率信號(hào)產(chǎn)生電路，其特征在于，包括翻轉(zhuǎn)寄存器、分頻寄存器、計(jì)數(shù)器、頻率信號(hào)翻轉(zhuǎn)模塊、整數(shù)頻率計(jì)算單元和延時(shí)單元；
2.根據(jù)權(quán)利要求1所述的一種微處理器的整數(shù)頻率信號(hào)產(chǎn)生電路，其特征在于，所述整數(shù)頻率計(jì)算單元包括小數(shù)寄存器、整數(shù)計(jì)算模塊和延時(shí)級(jí)數(shù)計(jì)算模塊；
3.根據(jù)權(quán)利要求1所述的一種微處理器的整數(shù)頻率信號(hào)產(chǎn)生電路，其特征在于，所述延時(shí)單元包括串聯(lián)的256個(gè)延時(shí)模塊和1個(gè)256選1選擇器；
4.一種微處理器的整數(shù)頻率信號(hào)產(chǎn)生方法，采用如權(quán)利要求1-3任一項(xiàng)所述的一種微處理器的整數(shù)頻率信號(hào)產(chǎn)生電路，其特征在于，包括如下步驟：
5.根據(jù)權(quán)利要求4所述的一種微處理器的整數(shù)頻率信號(hào)產(chǎn)生方法，其特征在于，所述步驟1中，16進(jìn)制轉(zhuǎn)換的公式如下：
6.根據(jù)權(quán)利要求4所述的一種微處理器的整數(shù)頻率信號(hào)產(chǎn)生方法，其特征在于，所述步驟4中，小數(shù)延時(shí)數(shù)的計(jì)算公式如下：
7.根據(jù)權(quán)利要求4所述的一種微處理器的整數(shù)頻率信號(hào)產(chǎn)生方法，其特征在于，所述步驟5中，延時(shí)級(jí)數(shù)的計(jì)算公式如下：