本發(fā)明涉及集成電路，特別涉及一種高共模抑制比精密電流檢測(cè)放大器。

背景技術(shù)：

1、高cmrr（common-mode?rejection?ratio共模抑制比），低失調(diào)電壓，低噪聲精密運(yùn)放在精密系統(tǒng)中具有廣泛應(yīng)用，如搭建精密恒流源，儀表放大器，電流檢測(cè)放大器等。然而，對(duì)于一般低壓差分放大器，通常面臨放大器自身失調(diào)電壓大，輸入級(jí)對(duì)管切換失調(diào)電壓突變及差分電阻匹配網(wǎng)絡(luò)失配大的限制。因此要實(shí)現(xiàn)高共模抑制比，需要從精密運(yùn)放核及電阻匹配網(wǎng)絡(luò)兩方面著手。

2、對(duì)于精密運(yùn)放核設(shè)計(jì)，學(xué)術(shù)界及工業(yè)界主流研究是在斬波架構(gòu)的基礎(chǔ)上抑制其輸出紋波，其中acfb（auto-correction?feed?back自校準(zhǔn)反饋）由于其良好的失調(diào)電壓及紋波抑制效果得到廣泛地應(yīng)用，滿足了精密差分放大器失調(diào)電壓及紋波的要求。然而，此結(jié)構(gòu)仍然存在共模切換點(diǎn)的問題，即運(yùn)放軌到軌輸入使用了nmos與pmos對(duì)管切換，在共模切換點(diǎn)附近會(huì)造成失調(diào)電壓的突變，因此造成共模切換點(diǎn)處的cmrr下降，不滿足軌到軌輸入全共模范圍內(nèi)達(dá)到140db的要求。

3、對(duì)于精密匹配電阻修調(diào)網(wǎng)絡(luò)，常用的方法包括薄膜電阻匹配技術(shù)，封裝前修調(diào)技術(shù)，以及e-trim技術(shù)。薄膜電阻由于其溫漂低，匹配性高的優(yōu)勢(shì)廣泛應(yīng)用于差分放大器及電流檢測(cè)放大器的設(shè)計(jì)。然而要通過(guò)匹配達(dá)到140db的cmrr，會(huì)極大程度上造成芯片面積的浪費(fèi)；對(duì)于封裝前修調(diào)，由于受到封裝后應(yīng)力，外界環(huán)境等的影響，會(huì)造成修調(diào)模塊精度下降，從而使封裝后的cmrr降低?；诖?，最好的方式是先封裝后修調(diào)，然而封裝后修調(diào)通常需使用修調(diào)開關(guān)，對(duì)于不同的電源電壓及開關(guān)兩側(cè)的共模電平，開關(guān)導(dǎo)通阻抗無(wú)法維持一定的值，會(huì)造成修調(diào)精度的下降。

4、因此，精密差分放大器的本征cmrr和修調(diào)邏輯精度都有待于進(jìn)一步地研究，以達(dá)到140db?cmrr的目的。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明所要解決的問題是：提供一種高共模抑制比精密電流檢測(cè)放大器，用于解決現(xiàn)有技術(shù)中存在的軌到軌輸入級(jí)失調(diào)電壓漂移、電阻網(wǎng)絡(luò)失配以及共模抑制比不足的問題。

2、本發(fā)明采用如下技術(shù)方案：一種高共模抑制比精密電流檢測(cè)放大器，包括：

3、高共模抑制比輸入級(jí)電路：通過(guò)第一共模電壓采樣電荷泵vcmcp1采樣輸入的共模電壓信號(hào)vinn和vinp，輸出驅(qū)動(dòng)電壓vboost至第一斬波開關(guān)chop1和pmos輸入對(duì)管，提供輸入級(jí)電源電位；

4、跨導(dǎo)放大電路：采用斬波架構(gòu)，連接所述高共模抑制比輸入級(jí)電路，包括：第二斬波開關(guān)chop2、第二放大器gm2、第三放大器gm3和紋波抑制環(huán)路，用于減少失調(diào)電壓和輸出紋波，產(chǎn)生輸出電壓vout；

5、精密電阻修調(diào)網(wǎng)絡(luò)，包括：共模抑制比修調(diào)電路和第二共模電壓采樣電荷泵vcmcp2，所述共模抑制比修調(diào)電路用于修調(diào)電流檢測(cè)放大器電阻失配，所述第二共模電壓采樣電荷泵vcmcp2為修調(diào)邏輯提供控制電壓，使修調(diào)開關(guān)的導(dǎo)通電阻恒定。

6、其中，電壓信號(hào)vinp經(jīng)過(guò)第一電阻r1輸入至高共模抑制比輸入級(jí)電路，再經(jīng)過(guò)第二電阻r2輸入至精密電阻修調(diào)網(wǎng)絡(luò)；

7、電壓信號(hào)vinn經(jīng)過(guò)第三電阻r3輸入至高共模抑制比輸入級(jí)電路，再經(jīng)過(guò)第四電阻r4連接輸出電壓vout。

8、優(yōu)選地，所述高共模抑制比輸入級(jí)電路，包括：第一共模電壓采樣電荷泵vcmcp1、第一斬波開關(guān)chop1、第一放大器gm1和第四放大器gm4；

9、所述共模電壓信號(hào)vinn和vinp同時(shí)接入第一共模電壓采樣電荷泵vcmcp1、第一斬波開關(guān)chop1、第四放大器gm4的兩個(gè)輸入端；

10、所述第一共模電壓采樣電荷泵vcmcp1，輸出端同時(shí)輸入至第一斬波開關(guān)chop1、第一放大器gm1和第四放大器gm4，用于確保輸入第一斬波開關(guān)chop1的導(dǎo)通電阻恒定；

11、所述第一斬波開關(guān)chop1兩個(gè)輸出端分別連接第一放大器gm1的兩個(gè)輸入端，作為第一放大器gm1的輸入信號(hào)；

12、所述第一放大器gm1兩個(gè)輸出端同時(shí)連接至第二斬波開關(guān)chop2輸入端及紋波抑制環(huán)路的輸出端，用于抑制第一放大器gm1的失調(diào)電壓及紋波；

13、所述第四放大器gm4兩個(gè)輸出端連接后級(jí)第三放大器gm3的輸入端，用于提高運(yùn)放的帶寬及高頻響應(yīng)的穩(wěn)定性。

14、優(yōu)選地，所述跨導(dǎo)放大電路中，第二斬波開關(guān)chop2輸入端連接第一放大器gm1的輸出端，輸出端依次連接第二放大器gm2和第三放大器gm3；

15、所述紋波抑制環(huán)路并聯(lián)于第二斬波開關(guān)chop2，輸出端連接第一放大器gm1的輸出端，輸入端連接第二放大器gm2的輸入端，用于減少失調(diào)電壓和輸出紋波。

16、優(yōu)選地，所述第一共模電壓采樣電荷泵vcmcp1和第二共模電壓采樣電荷泵vcmcp2結(jié)構(gòu)相同，均包括：共模電壓緩沖器、控制ldo、電荷泵、控制邏輯，后端連接至修調(diào)開關(guān)；

17、所述控制ldo連接電源vdd，輸出穩(wěn)定的電源lvdd至電荷泵和控制邏輯；

18、所述緩沖器對(duì)輸入的共模電壓信號(hào)進(jìn)行緩沖處理，增強(qiáng)信號(hào)驅(qū)動(dòng)能力，輸出共模電壓vcm至電荷泵；

19、所述電荷泵利用電容的充放電特性，將輸入的共模電壓vcm進(jìn)行升壓和轉(zhuǎn)換，產(chǎn)生驅(qū)動(dòng)電壓vboost，驅(qū)動(dòng)后端連接的修調(diào)開關(guān)；

20、所述控制邏輯根據(jù)時(shí)鐘輸入信號(hào)對(duì)電荷泵的充放電過(guò)程進(jìn)行邏輯控制，調(diào)節(jié)驅(qū)動(dòng)電壓vboost的電壓值。

21、優(yōu)選地，所述修調(diào)開關(guān)，包括：ls邏輯選擇模塊、第一nmos管mn1，通過(guò)ls邏輯選擇模塊控制第一nmos管mn1的穩(wěn)定導(dǎo)通阻抗，提高修調(diào)邏輯精度；

22、所述電荷泵對(duì)輸入的共模電壓vip1和vip2進(jìn)行采樣和處理，產(chǎn)生共模電壓vcm和驅(qū)動(dòng)電壓vboost，輸入至ls邏輯選擇模塊，驅(qū)動(dòng)電壓vboost=vcm+1.5v；

23、所述ls邏輯選擇模塊有兩個(gè)，輸出端連接第一nmos管mn1的柵極，根據(jù)控制邏輯信號(hào)選擇是否將vcm電壓傳遞到第一nmos管mn1的柵極，驅(qū)動(dòng)第一nmos管mn1；

24、所述第一nmos管mn1源極連接輸入的共模電壓，漏極連接輸出電壓out。

25、優(yōu)選地，所述高共模抑制比輸入級(jí)電路，還包括：修調(diào)開關(guān)電路、pmos輸入對(duì)管、nmos管組、pmos管組、以及折疊共源共柵模塊；

26、所述pmos輸入對(duì)管包括：第一pmos管mp1、第二pmos管mp2；

27、所述第一共模電壓采樣電荷泵vcmcp1輸入共模電壓信號(hào)，兩個(gè)輸出端分別輸出電壓vcm和通過(guò)電荷泵升壓后的驅(qū)動(dòng)電壓vboost，同時(shí)輸入兩個(gè)ls邏輯選擇模塊進(jìn)行選擇后，輸出電壓out至開關(guān)組ch1和ch2；

28、所述開關(guān)組ch1和ch2輸出兩路電壓，一路輸入第一pmos管mp1和pmos管組中第三pmos管mp3的柵極，另一路輸入第二pmos管mp2和pmos管組中第四pmos管mp4的柵極；

29、第一pmos管mp1的漏極連接第三pmos管mp3的源極，第二pmos管mp2的漏極連接第四pmos管mp4的源極；第三pmos管mp3的漏極和第四pmos管mp4的漏極連接折疊共源共柵模塊；

30、所述折疊共源共柵模塊還連接電源vdd和地gnd，為其提供正常工作時(shí)的電源和地電位。

31、優(yōu)選地，所述高共模抑制比輸入級(jí)電路中，pmos管組用于提供鏡像電流及cascode保護(hù)；

32、所述驅(qū)動(dòng)電壓vboost輸入pmos管組中第五pmos管mp5和第六pmos管mp6的源極；

33、第五pmos管mp5的漏極連接第七pmos管mp7的源極，第六pmos管mp6的漏極連接第八pmos管mp8的源極；

34、第五pmos管mp5的柵極連接第六pmos管mp6和第七pmos管mp7的柵極，第六pmos管mp6的柵極連接第八pmos管mp8的柵極后連接至第八pmos管mp8的漏極；

35、第七pmos管mp7的漏極連接第一pmos管mp1和第二pmos管mp2的源極，第八pmos管mp8的漏極連接nmos管組中第四nmos管mn4的源極。

36、優(yōu)選地，所述高共模抑制比輸入級(jí)電路中，nmos管組作為電流鏡使用；

37、nmos管組中的第一nmos管mn1、第二nmos管mn2、第四nmos管mn4、第五nmos管mn5共柵極，且連接至第五nmos管mn5的漏極；

38、電源vdd連接電流鏡輸入，電流鏡輸出連接至第五nmos管mn5的漏極，第五nmos管mn5的源極連接第一nmos管mn1的漏極，第四nmos管mn4的源極連接第二nmos管mn2的漏極，第一nmos管mn1和第二nmos管mn2的源極接地。

39、優(yōu)選地，所述精密電阻修調(diào)網(wǎng)絡(luò)中，共模抑制比修調(diào)電路包括：電阻陣列、開關(guān)陣列和修調(diào)邏輯模塊；

40、所述電阻陣列包括串聯(lián)的電阻rt，...，rtn+1，rtn，...，rt1，輸入端連接輸入信號(hào)；

41、其中，電阻rtn+1，rtn，...，rt1上分別并聯(lián)電阻rtn+1*，rtn*，...，rt1*；

42、所述開關(guān)陣列包括開關(guān)：swn+1，swn，...，sw1，分別連接在電阻rtn+1*，rtn*，...，rt1*之后，每個(gè)開關(guān)分別由修調(diào)邏輯模塊中的修調(diào)位bitn+1，bitn，...，bit1控制，用于選擇性地接入或斷開電阻，以調(diào)整電阻陣列的總阻值，在電阻陣列的輸出端輸出。

43、本發(fā)明采用以上技術(shù)方案與現(xiàn)有技術(shù)相比，具有以下技術(shù)效果：

44、1、高cmrr：本發(fā)明高共模抑制比輸入級(jí)電路通過(guò)vcmcp電路和pmos輸入對(duì)設(shè)計(jì)，提高了精密運(yùn)放核的本征cmrr，顯著優(yōu)于現(xiàn)有技術(shù)。

45、2、低失調(diào)電壓及低噪聲：本發(fā)明通過(guò)斬波結(jié)構(gòu)和環(huán)路紋波抑制結(jié)構(gòu)的使用，降低了放大器的噪聲以及失調(diào)電壓，適用于高精度應(yīng)用。

46、3、寬電源電壓范圍：本發(fā)明精密電流檢測(cè)放大器可在1.8v至5.5v的電源電壓下工作，適用于多種低電壓應(yīng)用場(chǎng)景。