半導體裝置、電子裝置以及用于半導體裝置的自診斷方法
【專利摘要】本發(fā)明涉及半導體裝置、電子裝置以及用于半導體裝置的自診斷方法。半導體裝置解決了其中在BIST執(zhí)行期間電流消耗變化率增加導致在電源線中生成諧振噪聲這樣的問題。該半導體裝置包括：自診斷控制電路、包括組合電路和掃描觸發(fā)器的掃描目標電路、以及電可重寫非易失性存儲器。通過耦接多個掃描觸發(fā)器來配置掃描鏈。自診斷控制電路可以根據存儲于非易失性存儲器中的參數，改變掃描輸入時段、掃描輸出時段以及采集時段中的至少一個的長度，并且也可以改變掃描開始時序。
【專利說明】半導體裝置、電子裝置以及用于半導體裝置的自診斷方法
[0001]相關申請的交叉引用
[0002]通過引用將2015年3月20日提交的日本專利申請N0.2015-058012的公開(包括說明書、附圖和摘要)全部并入此處。
技術領域
[0003]本公開涉及半導體裝置，并且適用于例如具有自診斷功能的半導體裝置。
【背景技術】
[0004]當前，由國際標準化組織提出的IS026262作為車載電子裝置的功能安全性標準一直受到關注。功能安全性指的是:在萬一車載電子裝置的任何元件(例如微控制器)產生故障的情況，通過實現功能手段來確保最低可容忍的安全性。在IS026262中，要求高的故障檢測率，車載微控制器并入了用于執(zhí)行內建自測試(BIST)的掃描電路。一般地，在微控制器中，在微控制器通電后且在微控制器開始實際操作(車載控制，諸如引擎控制和制動控制)前之間的時間段期間執(zhí)行BIST。在車載微控制器中執(zhí)行的BIST需要在預定量的時間中獲得高的故障檢測率，使得當被執(zhí)行時BIST涉及高的電流消耗變化率。一般地，已知的是，當在電路中電流消耗變化率高時，在電路中的電源線中生成諧振噪聲。在日本未經審查的專利申請公開N0.2009-188881 (專利文獻I)中公開了一種降低電源諧振噪聲的方法。
【發(fā)明內容】
[0005]本發(fā)明人發(fā)現，當對邏輯電路執(zhí)行BIST(邏輯BIST)時，掃描操作，尤其是掃描移位操作和采集操作，導致電源噪聲生成。
[0006]在通過掃描鏈的移位操作中，通過構成掃描鏈的掃描觸發(fā)器，數據從掃描輸入移位到掃描輸出。在采集操作中，在測試數據設置于掃描觸發(fā)器之后，電路以正常模式操作，并且操作結果被取入到掃描觸發(fā)器中。
[0007]在日本未經審查的專利申請公開N0.2009-188881公開的技術中，觀測電源噪聲并且調整電路的時鐘頻率以降低電源噪聲。然而，由于掃描操作不同于正常操作，所以使用日本未經審查的專利申請公開N0.2009-188881中公開的技術難以在BIST操作期間降低噪聲。
[0008]本公開的目的和新穎特征將通過本說明書以及附圖的以下描述而變得清楚。
[0009]本公開的代表性方面可以簡述如下。
[0010]S卩，對于半導體裝置，可以改變掃描輸入時段、掃描輸出時段以及采集時段中的至少一個的長度，并且也可以改變掃描操作開始時間。
[0011]根據以上的半導體裝置，可以降低掃描測試期間電流消耗變化率。
【附圖說明】
[0012]圖1是用于解釋復用器型掃描觸發(fā)器的配置的圖示。
[0013]圖2是用于解釋掃描測試配置的圖示。
[0014]圖3是用于解釋掃描測試時序的圖示。
[0015]圖4是用于解釋根據實施方式的半導體裝置的時序圖。
[0016]圖5是用于解釋根據實施方式的半導體裝置的效果的時序圖。
[0017]圖6是用于解釋根據實施例示例的微控制器的配置的框圖。
[0018]圖7是用于解釋根據實施例示例的微控制器的操作的框圖。
[0019]圖8是用于解釋根據實施例示例的微控制器的操作的框圖。
[0020]圖9是用于解釋根據實施例示例的微控制器的掃描測試目標塊的內部配置的框圖。
[0021]圖10是用于解釋根據實施例示例的微控制器的第一掃描鏈配置示例的框圖。
[0022]圖11是用于解釋根據實施例示例的微控制器的第二掃描鏈配置示例的框圖。
[0023]圖12是用于解釋根據應用示例I的電子裝置的配置的框圖。
[0024]圖13是用于解釋根據應用示例2的電子裝置的配置的框圖。
[0025]圖14是用于解釋根據應用示例2的電子裝置的第一操作的框圖。
[0026]圖15是用于解釋根據應用示例2的電子裝置的第二操作的框圖。
【具體實施方式】
[0027]下面，將參考附圖描述本公開的實施方式、實施例示例和應用示例。在以下描述中，將由相同的符號表示相同的項并且可以省略這些相同項的重復描述。
[0028]首先，將參考圖1至3描述包括在邏輯內建自測試(BIST)中的掃描測試。
[0029]圖1是示出復用器型掃描觸發(fā)器電路的配置的圖示。圖2是示出掃描測試配置的圖示。圖3是示出掃描測試時序的圖示。
[0030]掃描測試基于可測性設計(DFT)技術(其是用于易于測試的設計方法)。該技術應用于通過組合諸如與(AND)電路、或(OR)電路、反相器以及觸發(fā)器這樣的邏輯電路實現的配置規(guī)定的邏輯功能的隨機邏輯。如圖1中示出的，在掃描測試中，包括在要被測試的電路中的觸發(fā)器(FF)被用掃描觸發(fā)器(SFF)代替。復用器型掃描觸發(fā)器配置有復用器(MUX)和普通觸發(fā)器(FF)，并使用掃描使能(SE)信號以在正常操作與測試模式操作之間切換。如圖2中示出的，在測試模式中，包括在電路中的掃描觸發(fā)器串聯(lián)耦接以形成移位寄存器，并且形成路徑(掃描鏈)來啟用(使能)從掃描測試目標塊的輸入和輸出端子觀測和控制掃描觸發(fā)器。
[0031]當如以上所述地配置掃描觸發(fā)器時，掃描觸發(fā)器可以被認為等同于掃描測試目標塊的輸入和輸出端子。因此，僅組合電路(CL)成為掃描測試目標。用于組合電路(CL)的測試模式(test pattern)可以由自動測試模式生成(ATPG)(其是已建立的技術)自動并有效地生成。
[0032]如圖3中示出的，在掃描測試中，多次重復一系列操作，即掃描輸入(SCANIN)、采集(CAPTURE)以及掃描輸出(SCAN OUT)。
[0033]首先，通過掃描使能信號設置掃描模式，之后經由掃描輸入端子(SCAN_IN)將測試模式加載到掃描觸發(fā)器中。接著，通過掃描使能信號設置正常操作模式，并且掃描觸發(fā)器之間的組合電路操作。之后，操作測試時鐘，并且將組合電路的輸出輸入到掃描觸發(fā)器。隨后，通過掃描使能信號再次設置掃描模式，并在掃描輸出端子(SCAN_0UT)處觀測被取入掃描觸發(fā)器中的值。
[0034]在第一掃描輸入中，進入掃描模式，并且經由掃描輸入端子將測試模式輸入到掃描觸發(fā)器。由于串行地輸入測試模式，所以將測試模式輸入到所有掃描觸發(fā)器需要將移位操作執(zhí)行與掃描觸發(fā)器的數量一樣多次(使用與掃描觸發(fā)器的數量一樣多的時鐘)。
[0035]在隨后的采集階段，進入正常操作模式，并且在掃描觸發(fā)器之間的組合電路操作。隨后，組合電路的輸出輸入到掃描觸發(fā)器(SFF)。
[0036]在隨后的掃描輸出中，再次進入掃描模式。在掃描輸出端子處觀測存儲于掃描觸發(fā)器中的值。將觀測到的值與預定的期望值(當沒有故障時要獲得的值)相比較來確定是否存在任何故障。掃描輸出也是串行的輸出，所以從所有掃描觸發(fā)器讀取值需要將移位操作執(zhí)行與掃描觸發(fā)器的數量一樣多次(使用與掃描觸發(fā)器的數量一樣多的時鐘)。
[0037]掃描輸入移位和掃描輸出移位涉及大電流消耗，而用于采集操作的電流消耗較小。此外，當同時進行多個BIST時，掃描輸入和掃描輸出操作中涉及的電流消耗進一步增大。在這種情況中，當掃描輸入/掃描輸出移位與采集之間的電流消耗變化率增大時，電源線中生成諧振噪聲的可能性也增大。
[0038]〈實施方式〉
[0039]將參考圖4和5描述根據本公開的實施方式的半導體裝置。
[0040]圖4是用于解釋根據實施方式的半導體裝置的掃描測試時序的圖示。圖5是用于解釋根據實施方式的半導體裝置的效果的時序圖。
[0041 ]如以上所述的，掃描測試包括掃描輸入移位、采集和掃描輸出移位。
[0042]對于掃描測試，掃描輸入開始延遲時段(Tsis)、掃描輸入時段(Tsi)、采集時段(Tca)以及掃描輸出時段(Tso)是可變的。對于掃描輸入開始延遲時段(Tsis)，掃描測試開始與掃描輸入開始之間的時間或者掃描測試開始時間可以改變。掃描輸入時段T s i和掃描輸出時段Tso可以表示為如下，其中η是掃描移位長度(掃描觸發(fā)器的級數)，fs是掃描時鐘頻率，以及Ts是掃描時鐘周期。
[0043]Tsi = Tso = nXl/fs = nXTs
[0044]因此，可以通過改變掃描觸發(fā)器的數量(η)和掃描時鐘頻率(fs)中的至少一個來改變掃描輸入時段(Tsi)和掃描輸出時段(Tso)?？梢酝ㄟ^改變掃描鏈配置來改變掃描觸發(fā)器的數量(η)。
[0045]采集時鐘一旦變高(high)以輸入到掃描觸發(fā)器，從而可以通過改變在采集時鐘變高之前的低(low)時段，或通過改變在采集時鐘變高之后的低時段(在下一個掃描時鐘變高之前的低時段)，來改變采集時段(Tca)。
[0046]根據本實施方式的半導體裝置包括用于執(zhí)行BIST的掃描電路。對于掃描電路，可以改變掃描輸入時段、掃描輸出時段以及米集時段中的至少一個的長度，并且也可以改變掃描操作開始時間。
[0047]例如如圖5中示出的，當兩個BIST要被同時執(zhí)行時，將用于第一BIST的掃描輸入開始時間(Tsisl)和用于第二BIST的掃描輸入開始時間(Tsis2)設置為不同，會使得能夠導致其中電流消耗小的采集操作和其中電流消耗大的移位操作同時發(fā)生。這降低了電流消耗變化率，并減少了電源線中諧振噪聲的生成。在這種情況中，優(yōu)選地，在兩個BIST之間均衡掃描輸入時段(Tsi)、采集時段(Tca)以及掃描輸出時段(Tso)的長度。這種做法不限于同時執(zhí)行兩個BIST的情況，并且它也適用于同時執(zhí)行三個或更多BIST的情況。這樣的多個BIST可以在單個半導體裝置中或者多個半導體裝置中執(zhí)行。
[0048][實施例示例]
[0049]接著，將參考圖6描述根據實施例示例的微控制器配置。
[0050]圖6是示出根據本公開的實施例示例的微控制器的配置的框圖。
[0051]根據實施例示例的微控制器I是具有邏輯單元自診斷(邏輯BIST)功能和存儲器單元自診斷(存儲器BIST)功能的半導體裝置，其包括在半導體襯底之上形成的邏輯BIST電路
10、掃描非目標電路30以及掃描目標電路20。
[0052 ] 邏輯BIST電路1包括BIST控制電路(BC) 11、鏈控制電路(鏈控制)12、時鐘控制電路(時鐘控制)13、重置控制電路(重置控制)14以及模式生成器電路(PG)15。邏輯BIST電路10還包括掃描使能控制電路(SEC) 16、壓縮電路(壓縮)17、結果比較狀態(tài)電路(RCS)18、以及作為電可重寫非易失性存儲器的閃存存儲器19。
[0053]掃描目標電路20包括微控制器的功能塊，諸如中央處理單元(CPU)21、直接存儲器存取控制裝置(DMA)、計時器(HMER)、PWM生成電路(PffM)、作為通信電路的控制器局域網絡(CAN)、A/D轉換器電路(ADC)以及串行外設接口( SPI)這樣的微控制器的功能塊。掃描目標電路20還包括存儲器BIST電路，諸如存儲器BIST控制電路(MBC)22、存儲器模式生成器電路(MPG)23以及存儲器BIST結果檢查電路(MBRC)24。這允許存儲器BIST電路被掃描測試。
[0054]掃描非目標電路30包括作為存儲器的SRAM 31和模擬電路(ANALOG H/M)32。要由CPU 21執(zhí)行的程序以及數據存儲于閃存存儲器19中。在制造半導體裝置后，程序和參數(之后將描述)被寫入閃存存儲器19。
[0055]將參考圖7和8描述微控制器I的BIST操作。
[0056]圖7是用于解釋根據實施例示例的在掃描測試之前由微控制器I執(zhí)行的BIST操作的框圖。圖8是用于解釋根據實施例示例的在掃描測試之后由微控制器I執(zhí)行的BIST操作的框圖。
[0057]在重置解除后，BIST控制電路11從閃存存儲器19讀取參數并將參數擴展用于鏈控制電路12、時鐘控制電路13、重置控制電路14、模式生成器電路15以及掃描使能控制電路
16。當在重置解除后經過了預定量的時間時，開始掃描測試。例如通過開始向掃描目標電路20饋送掃描時鐘信號來開始掃描測試。
[0058]鏈控制電路12基于從BIST控制電路11給出的參數為掃描測試目標電路20設置掃描鏈配置。以下將描述這方面的細節(jié)。
[0059 ]在掃描測試期間，基于從BIST控制電路11給出的參數，時鐘控制13控制掃描時鐘和采集時鐘?？梢酝ㄟ^設置掃描時鐘供給開始時序來改變掃描開始延遲時間。例如，由計數器計數掃描時鐘脈沖，并且在計數了掃描時鐘脈沖的預定數量之后，掃描時鐘信號被饋送給掃描鏈。此外，設置掃描時鐘頻率和采集時鐘低時段，使得能夠改變掃描輸入時段、掃描輸出時段以及采集時段。當執(zhí)行BI ST時，包括掃描輸入、采集和掃描輸出階段的掃描測試重復多次?？梢栽O置第η次掃描測試與第(n+1)次掃描測試之間的時段。以這種方式，可以為多個半導體裝置同時執(zhí)行BIST，此外，時分模式的操作也是可能的。
[0060]重置控制電路14控制包括在掃描鏈中的觸發(fā)器的設置和重置，以防止觸發(fā)器在掃描測試期間采取不期望的值。
[0061 ]模式生成器電路15基于從BIST控制電路11給出的參數為掃描鏈生成適當的掃描測試模式。壓縮電路17邏輯地壓縮掃描測試結果。
[0062]在掃描測試之后，測試結果被壓縮進壓縮電路17中，并且之后被存儲于結果比較狀態(tài)電路18中。在存儲器BIST控制電路22的控制下對SRAM 31執(zhí)行存儲器測試，并且測試結果被存儲于結果比較狀態(tài)電路18中。CPU 21開始正常操作并將存儲于閃存存儲器19中的期望值寫入結果比較狀態(tài)電路18。結果比較狀態(tài)電路18將期望值與測試結果進行比較并且保存比較結果。CPU 21從結果比較狀態(tài)電路18讀取比較結果并做出判斷。通過使BIST的一部分由CPU 21來執(zhí)行，可以防止結果比較狀態(tài)電路18硬件規(guī)模變得更大。
[0063]接著，將參考圖9和圖1描述掃描測試目標塊的內部配置。
[0064]圖9是用于解釋根據實施例示例的微控制器的掃描測試目標塊的內部配置的框圖。
[0065]如圖9中可見的，掃描鏈被配置為橫向延伸。如圖9中可見的，第一至第三掃描輸入信號(SIN1、SIN2、SIN3)從左側輸入作為測試信號。如圖9中可見的，第一至第三掃描輸出信號(0UT1、0UT2、0UT3)從右側輸出。如圖1中示出的，每個掃描觸發(fā)器(SFF)包括具有與復用器(MUX)耦接的數據輸入端子(D)的觸發(fā)器(FF)。復用器(MUX)將組合電路的輸出信號(IN_CL)或者掃描鏈中的前一掃描觸發(fā)器的輸出信號(SCn-1)輸入到觸發(fā)器(FF)的數據輸入端子(D)。對此，基于掃描使能信號(SE)在兩個輸出信號之間切換。掃描時鐘信號(CLK)被輸入到掃描觸發(fā)器(SFF)(觸發(fā)器(FF))。參考圖9，虛線表示測試電路以外的普通邏輯電路(組合電路)CLCl至CLC4。所述組合電路被與掃描鏈中的掃描觸發(fā)器序列無關地設置并耦接到掃描觸發(fā)器。各掃描觸發(fā)器(SFFn)耦接在掃描鏈中，并且通過使得相應的掃描觸發(fā)器的觸發(fā)器值通過掃描鏈被設置(掃描輸入)和讀出(掃描輸出)而對組合電路進行測試。此外，根據本實施例示例的掃描鏈包括使掃描鏈配置可變的選擇器SELl至SEL6。即，通過基于BIST控制電路11給出的參數而設置的選擇器SELl至SEL6來限定掃描鏈配置。
[0066]接著，將參考圖10描述第一掃描鏈配置示例。圖10是示出根據實施例示例的用于微控制器的第一掃描鏈配置示例的框圖。
[0067]在第一掃描鏈配置示例中，相應的選擇器基于BIST控制電路11給出的參數來選擇以下信號。
[0068]選擇器SELl:第一掃描輸入信號(SINl)
[0069]選擇器SEL2:第二掃描輸入信號(SIN2)
[0070]選擇器SEL3:第三掃描輸入信號(SIN3)
[0071]選擇器SEL4:第100個掃描觸發(fā)器(SFF100)的輸出信號
[0072]選擇器SEL5:第150個掃描觸發(fā)器(SFF150)的輸出信號[0073 ] 選擇器SEL6:第300個掃描觸發(fā)器(SFF300)的輸出信號
[0074]在這種情況中，第一掃描鏈配置示例包括以下三個掃描鏈。
[0075]掃描鏈CH11:SIN1、SFF1、SFF2、一、SFF100、0UT1
[0076]掃描鏈0112:51吧、5卩卩101、一、SFF200、0UT2
[0077]掃描鏈CHl 3: SIN3、SFF201、一、SFF300、0UT3
[0078]掃描鏈CH11、CH12和CH13每個都包括100個掃描觸發(fā)器。
[0079]接著，將參考圖11描述第二掃描鏈配置示例。圖11是示出根據實施例示例的第二掃描鏈配置示例的框圖。
[0080]在第二掃描鏈配置示例中，相應的選擇器基于BIST控制電路11給出的參數來選擇以下信號。
[0081 ] 選擇器SELl:第一掃描輸入信號(SINl)
[0082 ] 選擇器SEL2:第300個掃描觸發(fā)器(SFF300)的輸出信號
[0083]選擇器SEL3:第三掃描輸入信號(SIN3)
[0084]選擇器SEL4:第200個掃描觸發(fā)器(SFF200)的輸出信號
[0085]選擇器SEL5:第100個掃描觸發(fā)器(SFF100)的輸出信號
[0086]選擇器SEL6:第150個掃描觸發(fā)器(SFF150)的輸出信號
[0087]在這種情況中，第二掃描鏈配置示例包括以下兩個掃描鏈。
[0088]掃描鏈CH21: SINl、SFFl、SFF2、一、SFF100、SFF151、一、SFF200、0UT1
[0089]掃描鏈0122:5爪3、5卩卩201、、SFF300、SFFlOl、、SFF150、0UT3
[0090]掃描鏈CH21和CH22每個都包括150個掃描觸發(fā)器。
[0091]根據該實施例示例，在制造半導體裝置之后可以改變掃描鏈配置。利用這樣的掃描鏈配置(即，包括在每個掃描鏈中的掃描觸發(fā)器的數量是可改變的)，可以改變掃描輸入時段和掃描輸出時段的長度。此外，在制造半導體裝置之后可以改變采集時段的長度。這使得能夠在不同半導體裝置之間均衡掃描測試時段。此外，在制造半導體裝置之后可以改變掃描開始時間。因此，可以在不同的半導體裝置之間同時執(zhí)行需要長掃描測試時段(即，涉及大電流消耗)的移位操作和涉及小電流消耗的采集操作。以這種模式，可以降低電流消耗變化率。
[0092]〈應用示例1>
[0093]接著，將參考圖12描述根據第一應用示例(應用示例I)的電子裝置的配置，所述電子裝置包括每個都具有內建BIST的微控制器。圖12是示出根據應用示例I的電子裝置的配置的框圖。
[0094]根據應用示例I的電子裝置101包括在單個或多個印刷電路板上形成的第一半導體裝置(即，微控制器(MCU)IA)、第二半導體裝置(S卩，微控制器(MCU)IB)、電源IC(電源)2、以及無源元件(PE)3。耦接在微控制器IA與IB以及無源元件3的電源線和地線包括諸如電感LI至L7和電容C的組件。電子裝置101是用于各種車載控制(例如，自動引擎控制和制動控制)的電子控制單元(ECU)。
[0095]微控制器IA和IB被配置為與根據實施例示例的微控制器I類似。用于微控制器IA和IB的BIST參數設置如下。
[0096](I)參數被寫入微控制器IA和IB中每一個的閃存存儲器以使得微控制器IA和IB具有相同的掃描鏈配置。例如，可以為微控制器IA和IB設置用于形成根據實施例示例的第一(或第二)掃描鏈配置的參數。
[0097](2)微控制器IA與IB之間的掃描測試開始時序不同。具體地說，在微控制器IA的移位操作期間，微控制器IB執(zhí)行采集操作，并且在微控制器IB的移位操作期間，微控制器IA執(zhí)行采集操作。例如，在微控制器IA的移位操作完成之后，微控制器IB開始掃描輸入移位操作。在這種情況中，包括掃描輸入時段、米集時段和掃描輸出時段的微控制器IA的掃描測試時段等同于微控制器IB的掃描測試時段。以這樣的方式:微控制器IA的采集操作和微控制器IB的掃描輸入操作被同時執(zhí)行;微控制器IA的掃描輸出操作和微控制器IB的采集操作被同時執(zhí)行;并且微控制器IA的掃描輸入操作和微控制器IB的采集操作被同時執(zhí)行。這可以降低電流消耗變化率以及電源諧振噪聲的生成。
[0098]在微控制器IA和IB是不同類型的情況中，例如，當微控制器IA具有包括150個掃描觸發(fā)器的固定的掃描鏈配置時，微控制器IB可以像前面的第二掃描鏈配置示例那樣來配置。
[0099]〈應用示例2>
[0100]接著，將參考圖13至15描述根據第二應用示例(應用示例2)的包括具有內建BIST的微控制器的電子裝置的配置。圖13是示出根據應用示例2的電子裝置的配置的框圖。圖14是示出根據應用示例2的電子裝置的第一操作的框圖。圖15是示出根據應用示例2的電子裝置的第二操作的框圖。
[0101]根據應用示例2的電子裝置102包括在單個或多個印刷電路板上形成的無源元件
3、在主側上的半導體裝置(LSI)IM、在從側上的半導體裝置(LSI)lSl、在從側上的半導體裝置(LSI)1S2以及電源IC2。耦接在電源IC2、半導體裝置1M、1S1和1S2以及無源元件PE之間的電源線和地線包括諸如電感LI至L9和電容C的組件。與電子裝置101相似，電子裝置102是用于各種車載控制(例如，自動引擎控制和制動控制)的電子控制單元(ECU)。
[0102]半導體裝置1M、1S1和1S2被與根據實施例示例的微控制器I類似地配置，除了半導體裝置1M、1S1和1S2每個包括作為非掃描目標電路的用于電源電壓監(jiān)測的A/D轉換器電路33。半導體裝置IM可以稱為第一半導體裝置，而半導體裝置ISl或1S2可以稱為第二半導體
目.ο
[0103]將參考圖14描述根據應用示例2的電子裝置的第一操作。
[0104](Al)半導體裝置IM的電源電壓監(jiān)測A/D轉換器電路33在掃描測試期間監(jiān)測電感L2與L4之間的電源電壓。類似地，半導體裝置ISl的電源電壓監(jiān)測A/D轉換器電路33在掃描測試期間監(jiān)測電感L4與L6之間的電源電壓。半導體裝置1S2的電源電壓監(jiān)測A/D轉換器電路33在掃描測試期間監(jiān)測電感L6與L8之間的電源電壓。
[0105](A2)在掃描測試之后，在從側上的半導體裝置ISl和1S2中的每一個例如經由CAN將電源電壓變化數據傳遞到半導體裝置1M。
[0106](A3)在主側上的半導體裝置IM處重新計算參數，并且重新計算的參數被傳送到從側上的半導體裝置ISl和1S2。當電源電壓變化大于預定的閾值時，確定發(fā)生了諧振并且改變掃描鏈配置。例如，改變參數以增加或減少主側上的半導體裝置IM中的掃描觸發(fā)器的數量。
[0107](A4)當下次以及此后執(zhí)行BIST時，應用如上述(A3)中所述的那樣設置的新參數。
[0108]在根據應用示例2的第一操作中，監(jiān)測實際電源電壓變化使得能夠比應用示例I中更多地降低電源諧振噪聲。
[0109]將參考圖15描述根據應用示例2的電子裝置的第二操作。
[0110](BI)類似于上面(Al)所述的電源電壓監(jiān)測，在掃描測試期間在相應的電源電壓監(jiān)測A/D轉換器電路33處監(jiān)測用于半導體裝置1M、1S1和1S2的電源電壓。
[0111](B2)類似于上面(A2)所述的數據傳遞，如上面(BI)所述的那樣檢測的關于電源電壓變化的數據例如經由CAN被傳遞到半導體裝置1M。
[0112](B3)在主側上的半導體裝置IM處重新計算參數。此時，考慮到流過無源元件3的異常的電流部分而重設參數。當電源IC2的容量超出時，BIST從同時操作轉移到時分操作，并且通知錯誤狀態(tài)。以這樣的方式，即使當超出電源容量時，也可以執(zhí)行BIST。
[0113]當存在故障，例如無源元件3中的短路時，異常電流(Iab)在電源和地之間穩(wěn)定地流過無源元件3。在這種狀態(tài)中，三個半導體裝置1M、1S1和1S2使用從電源IC2供應的小于異常電流(Iab)的電流。即，三個半導體裝置可獲得的操作電流小于正常狀態(tài)中可獲得的。因此，當檢測到元件故障時，改變掃描鏈配置(掃描觸發(fā)器的數量)。此外，將用于三個半導體裝置1M、ISl和1S2中的每一個的掃描時鐘頻率改變?yōu)榈陀谡o故障狀態(tài)中的掃描時鐘頻率。以這種方式，即使例如由于無源元件中的故障導致可獲得的操作電流降低時，也可以執(zhí)行BIST ο
[0114]已經基于實施方式、實施例示例以及應用示例詳實地描述了發(fā)明人做出的本發(fā)明。然而，本發(fā)明不限于以上的實施方式、實施例示例以及應用示例，并且本發(fā)明可以以各種方式進行修改。
【主權項】
1.一種半導體裝置，包括: 自診斷控制電路； 掃描目標電路，所述掃描目標電路包括組合電路和掃描觸發(fā)器；以及 電可重寫非易失性存儲器， 其中，通過耦接多個所述掃描觸發(fā)器來配置掃描鏈，以及 其中，根據存儲于所述非易失性存儲器中的參數，所述自診斷控制電路能夠改變以下中的至少一個的長度:其中測試數據被輸入到所述掃描鏈的掃描輸入時段，其中測試結果被從所述掃描鏈輸出的掃描輸出時段，以及其中在所述組合電路上的測試結果被采集入所述掃描鏈中的采集時段;并且所述自診斷控制電路還能夠改變掃描開始時序。2.根據權利要求1所述的半導體裝置，還包括掃描鏈控制電路， 其中，所述掃描目標電路包括用于在所述掃描觸發(fā)器的輸出之間切換的選擇器，以及其中，所述掃描鏈控制電路能夠通過根據存儲于所述非易失性存儲器中的參數控制所述選擇器來改變掃描鏈配置。3.根據權利要求2所述的半導體裝置， 其中所述掃描目標電路包括多個能同時操作的掃描鏈。4.根據權利要求2所述的半導體裝置， 其中，耦接在所述掃描鏈中的掃描觸發(fā)器的數量能夠改變。5.根據權利要求1所述的半導體裝置，還包括時鐘控制電路， 其中，所述時鐘控制電路能夠根據存儲于所述非易失性存儲器中的參數改變用于所述掃描鏈的移位時鐘頻率。6.根據權利要求1所述的半導體裝置，還包括時鐘控制電路， 其中，根據存儲于所述非易失性存儲器中的參數，所述時鐘控制電路能夠改變用于將所述組合電路上的測試結果采集入所述掃描鏈的采集時鐘低時段。7.根據權利要求1所述的半導體裝置，還包括: 模式生成電路，所述模式生成電路用于生成測試數據； 壓縮電路，所述壓縮電路用于壓縮掃描測試結果；以及 比較結果電路，所述比較結果電路用于存儲壓縮結果， 其中，預期的掃描測試結果值存儲于所述非易失性存儲器中。8.根據權利要求7所述的半導體裝置， 其中，所述掃描目標電路包括CPU，所述CPU將存儲于所述非易失性存儲器中的預期的掃描測試結果值寫入所述掃描目標電路，以使得所述掃描目標電路將掃描測試結果與所述預期的掃描測試結果值進行比較。9.根據權利要求1所述的半導體裝置，還包括: 自診斷非目標電路，所述自診斷非目標電路包括存儲器；以及 存儲器自診斷電路，存儲器自診斷電路用于自診斷所述存儲器， 其中，所述自診斷非目標電路包括所述存儲器自診斷電路。10.根據權利要求9所述的半導體裝置， 其中，所述存儲器自診斷電路包括: 存儲器自診斷控制電路； 存儲器模式生成電路；以及 存儲器自診斷結果檢查電路。11.根據權利要求1所述的半導體裝置， 其中所述掃描觸發(fā)器包括復用器和觸發(fā)器，所述復用器在所述組合電路的輸出與掃描觸發(fā)器的輸出之間切換以輸入到所述觸發(fā)器。12.—種電子裝置，包括: 第一半導體裝置； 第二半導體裝置； 電源電路；以及 無源元件， 其中，所述第一半導體裝置和第二半導體裝置每個都包括自診斷控制電路、掃描目標電路以及電可重寫非易失性存儲器，所述掃描目標電路包括多個掃描觸發(fā)器以及用于在所述掃描觸發(fā)器的輸出之間切換的選擇器， 其中，在所述第一半導體裝置和第二半導體裝置中的每一個中，所述掃描觸發(fā)器被耦接來配置掃描鏈，以及 其中，所述自診斷控制電路根據存儲于所述非易失性存儲器中的數據控制所述選擇器，以使得所述第一半導體裝置和第二半導體裝置具有相同的掃描鏈配置，并使得所述第一半導體裝置和第二半導體裝置在不同時間開始掃描。13.根據權利要求12所述的電子裝置， 其中，所述第一半導體裝置和第二半導體裝置中的每個都包括: 電源電壓監(jiān)測A/D轉換電路；以及 通信電路， 其中，所述電源電壓監(jiān)測A/D轉換電路在掃描測試期間監(jiān)測所述電源電壓， 其中，所述第二半導體裝置經由所述通信電路將電源電壓變化數據傳遞到所述第一半導體裝置，以及 其中，當在所述第一半導體裝置中確定已超出電源電壓變化閾值時，存儲于所述非易失性存儲器中的所述數據被重新計算以改變所述掃描鏈配置，并且重新計算的數據被傳送到所述第二半導體裝置。14.根據權利要求13所述的電子裝置， 其中，所述第一半導體裝置基于流過所述無源元件的電流重新計算存儲于所述非易失性存儲器中的所述數據。15.—種用于半導體裝置的自診斷方法，其中所述半導體裝置包括自診斷控制電路、掃描目標電路以及電可重寫非易失性存儲器，所述方法包括以下步驟: (a)在重置解除之后，使所述自診斷控制電路從所述非易失性存儲器讀取參數，并設置用于所述掃描目標電路的掃描鏈配置； (b)在預定量的時間之后，對所述掃描目標電路執(zhí)行掃描測試；以及 (c)在所述掃描測試之后，將存儲于所述非易失性存儲器中的預期值與掃描測試結果進行比較。16.根據權利要求15所述的用于半導體裝置的自診斷方法，其中，基于所設置的掃描鏈配置來確定掃描觸發(fā)器的數量。17.根據權利要求15所述的用于半導體裝置的自診斷方法，其中，所述半導體裝置還包括存儲器，其中，所述掃描目標電路還包括用于所述存儲器的自診斷控制電路，以及其中，所述方法還包括在步驟(b)之后的自診斷所述存儲器的步驟。
【文檔編號】G05B23/02GK105988464SQ201610128485
【公開日】2016年10月5日
【申請日】2016年3月8日
【發(fā)明人】西川卓郎
【申請人】瑞薩電子株式會社